| 摘要 |
<p>L'invention se rapporte à un circuit d'extraction de signaux asynchrones, qui extrait les signaux asynchrones multiplexés dans un bloc synchrone et qui comprend une partie séparatrice (1) qui sépare des signaux asynchrones, un signal d'horloge synchronisés par des données actives contenues dans les signaux asynchrones, une mémoire tampon (2) dans laquelle les données actives contenues dans les signaux asynchrones séparés sont écrites grâce à l'utilisation du signal d'horloge comme signal d'horloge d'écriture, un circuit de synchronisation de phase (3) qui génère un signal d'horloge de lecture pour la mémoire (2), ainsi qu'une partie de commande (5) qui commande la variation de la bande d'un filtre passe-bas (4) dans le circuit (3) périodiquement ou en fonction du signal de détection permettant le réglage de l'organe indicateur. Les sautillements à basse fréquence qui rendent le signal d'horloge de lecture instable sont alors supprimés.</p> |
