延迟同步电路及半导体集成电路器件

摘要

本发明提供一种在延迟同步电路中，能够不会发生稳态相位误差地避免延迟同步环路的误动作的技术。在延迟同步电路中，除了设有延迟同步环路(1)之外，还设有控制电路(2)，在延迟同步环路(1)的相位比较中，从控制电路(2)对延迟同步环路(1)输出控制信号(S)，以使基准信号(Fr)和输出信号(Fo)的相位比较的对应关系错开设定周期的量。

主权项

1.一种延迟同步电路，其特征在于，包括：相位比较器；以及延迟线，根据上述相位比较器的输出来改变施加给基准信号的延迟时间，将延迟后的基准信号作为输出信号输出，并且将上述输出信号作为反馈信号施加给上述相位比较器，对上述相位比较器输入上述基准信号、来自上述延迟线的上述反馈信号、控制上述相位比较器进行的上述基准信号和上述反馈信号的相位比较动作的开始时刻的控制信号，输入到上述延迟线的上述基准信号的时序与输入到上述相位比较器的上述基准信号的时序大致相同。