发明名称 |
用于数字信号处理器的共享中断控制方法及系统 |
摘要 |
本发明揭示用于数字信号处理器的设计及使用的技术,其包括(但不限于)在通信(例如,CDMA)系统中处理传输。所揭示的方法及系统通过在中断寄存器中接收在统计上不确定的中断类型的多个中断且然后使多个处理线程与所述中断寄存器相关联以从所述中断寄存器接收所述中断来处理多线程处理器中出现的中断。所述方法及系统屏蔽至少一子组所述多个处理线程以在所述子组内的所述线程中的每一者内仅接收所述多个中断中的一个或一个以上预定类型的中断,从而根据与特定线程相关联的所述屏蔽在每一线程的基础上控制对所述多个中断的所述处理。 |
申请公布号 |
CN101331450A |
申请公布日期 |
2008.12.24 |
申请号 |
CN200680046815.7 |
申请日期 |
2006.10.18 |
申请人 |
高通股份有限公司 |
发明人 |
卢西恩·科德雷斯库;威廉·C·安德森 |
分类号 |
G06F9/38(2006.01);G06F9/48(2006.01);G06F9/30(2006.01) |
主分类号 |
G06F9/38(2006.01) |
代理机构 |
北京律盟知识产权代理有限责任公司 |
代理人 |
刘国伟 |
主权项 |
1、一种用于处理多线程处理器中出现的中断的方法,其包含以下步骤:在中断寄存器中接收在统计上不确定的中断类型的多个中断;使多个处理线程与所述中断寄存器相关联以从所述中断寄存器接收所述中断;屏蔽至少一子组的所述多个处理线程以在所述子组内的所述线程中的每一者内仅接收所述多个中断中的一个或一个以上预定类型的中断,从而根据与特定线程相关联的所述屏蔽在每一线程的基础上控制对所述多个中断的所述处理。 |
地址 |
美国加利福尼亚州 |