发明名称 |
Digital phase locked loop. |
摘要 |
Beschrieben wird eine digitale Phasenregelungsschleife (1) mit einem als Modulo-Addierer (11,12) aufgebauten, periodisch überlaufenden Digitaloszillator (10), und mit einer Prozessoreinrichtung (100), die zum Abgleich der Periodendauer T des Digitaloszillators (10) auf eine durch periodisch auftretende Synchronisierimpulse festgelegte Nominal-Periodendauer einen Phasenvergleich zwischen der Ist-Phase des Digitaloszillators (10) und einer Soll-Phase im Regeltakt der periodisch auftretenden Synchronisierimpulse durchführt. Erfindungsgemäß ist hierbei vorgesehen, daß die Prozessoreinrichtung (100) nach dem Einrasten des Digitaloszillators (10) auf die Nominal-Periodendauer den Phasenvergleich auf eine aus dem Digitaloszillator-Ausgangssignal erzeugte doppeltfrequente Signalfolge der halben Zeilenperiodendauer durchgeführt wird, daß das Digitaloszillator-Ausgangssignal einer Korrektureinrichtung (110) zugeführt wird, in der ein mit dem Digitaloszillator-Ausgangssignal verkoppeltes Adressphasensignal erzeugt wird, derart, daß bei einem nicht-periodisch auftretenden Synchronisierimpuls das Adressphasensignal um eine Periodendauer der Signalfolge der halben Zeilenperiodendauer gegenüber dem Digitaloszillator-Ausgangssignal verschoben wird. <IMAGE>
|
申请公布号 |
EP0464230(A1) |
申请公布日期 |
1992.01.08 |
申请号 |
EP19900112531 |
申请日期 |
1990.06.30 |
申请人 |
DEUTSCHE ITT INDUSTRIES GMBH |
发明人 |
DESOR, HANS-JUERGEN, DIPL.-ING.;FLAMM, PETER, DIPL.-ING.;WINTERER, MARTIN, DIPL.-PHYS. |
分类号 |
H03L7/06;H03L7/099;H04N5/12;H04N9/87;H04N9/89 |
主分类号 |
H03L7/06 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|