发明名称 VIRTUAL PROCESSING ADDRESS AND INSTRUCTION GENERATOR FOR PARALLEL PROCESSOR ARRAY
摘要 Système de traitement parallèle (100) comprenant un générateur d'instructions et d'adresses de traitement virtuel (120), destiné à produire des instructions de cellules de traitement transmises à un réseau de traitement parallèle tel qu'un réseau de processeurs multidimensionnel (108) pouvant comporter moins de cellules de traitement que le nombre de noeuds se trouvant dans l'espace du problème. Le système cloisonne la mémoire (220) de chaque cellule de traitement physique en plusieurs sections égales, chaque section (230) étant associée à un noeud de l'espace du problème. Le générateur d'instructions produit ensuite une séquence d'instructions de cellules de traitement pour chaque noeud de l'espace du problème donné, les modifications d'adresses appropriées pour chaque séquence d'instructions étant fournies par un circuit de réadressage (166).
申请公布号 WO9119268(A1) 申请公布日期 1991.12.12
申请号 WO1991US03345 申请日期 1991.05.14
申请人 WAVETRACER, INC. 发明人 JACKSON, JAMES, H.;LEE, MING-CHIH
分类号 G06F12/08;G06F15/16;G06F15/80 主分类号 G06F12/08
代理机构 代理人
主权项
地址