发明名称 |
Phase comparison circuit and method therefor. |
摘要 |
Die Verzögerungsdauer einer Verzögerungsleitung (DL), die mit einer Mehrzahl von spannungsgesteuerten Verzögerungselementen (D1...D8) gebildet ist, wird mit Hilfe eines mit einem Phasendetektor (PD) und einem Tiefpaßfilter (TP) gebildeten Phasenregelkreises geregelt, in dem ein Phasenvergleich zwischen dem der Verzögerungsleitung zugeführten Taktsignal und dem von der Verzögerungsleitung abgegebenen Taktsignal vorgenommen wird und in dem die Verzögerungselemente mit einer entsprechenden Steuerspannung beaufschlagt werden; zur Vermeidung der Verriegelung des Phasendetektors auf Vielfache der Taktperiode wird zusätzlich wenigstens ein weiteres Ausgangssignal eines Verzögerungselementes zur Erzeugung einer proportionalen Steuerspannung ausgewertet.
|
申请公布号 |
EP0460274(A1) |
申请公布日期 |
1991.12.11 |
申请号 |
EP19900110897 |
申请日期 |
1990.06.08 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
KOENIG, WILHELM, DIPL.-ING.;MUELLER, RUDI, DR. DIPL.-PHYS. |
分类号 |
H03L7/081 |
主分类号 |
H03L7/081 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|