发明名称 LOGIC CIRCUIT AND TESTING METHOD THEREOF
摘要
申请公布号 JPH03273178(A) 申请公布日期 1991.12.04
申请号 JP19900075037 申请日期 1990.03.22
申请人 NEC CORP 发明人 ONO TOSHINOBU
分类号 G01R31/317;H03K19/00 主分类号 G01R31/317
代理机构 代理人
主权项
地址
您可能感兴趣的专利