| 摘要 |
<p>L'invention se rapporte à un circuit de temporisation, dans lequel des transistors MOS (21, 22) pour résistances servant à commander la durée de temporisation d'un inverseur CMOS (26) sont insérés entre la source de l'inverseur CMOS (26) et les potentiels d'alimentation (GND, Vdd), et les sources correspondantes des transistors MOS (21, 22) sont connectées respectivement aux potentiels d'alimentation (GND, Vdd). Ainsi, en modifiant les courants de drain des transistors MOS (21, 22), on modifie respectivement leurs tensions de commande (Vn, Vp). La capacité de commande de l'inverseur CMOS (26) est modifiée en conséquence, ce qui permet de réguler la durée de temporisation de l'inverseur (26). En outre, étant donné que les sources des transistors MOS (21, 22) sont connectées aux potentiels d'alimentation (potentiels fixes) (GND, Vdd) respectivement, on obtient la stabilité de la durée de temporisation même en cas de perturbations.</p> |
