发明名称 DISPLAY LOCKED TIMING SIGNALS FOR VIDEO PROCESSING
摘要 Un circuit (12) destiné à recevoir un signal vidéo avec une composante de synchronisation horizontale (sur 11) à une fréquence de balayage horizontale, produit un signal de synchronisation intermédiaire (sur 47) synchronisé avec la composante de synchronisation horizontale. Un circuit de déviation horizontal (40, 50) produit un courant de déviation horizontal (40, 50) synchronisé avec le signal de synchronisation intermédiaire (sur 47). Un oscillateur (62) produit un signal d'horloge à affichage verrouillé (sur 65) de manière synchrone avec un signal de synchronisation d'horloge (sur 59) dérivé du courant de déviation horizontal. Un compteur (64) divise le signal d'horloge, produisant des sorties décodables. Un circuit de décodage produit des signaux de synchronisation à affichage verrouillé, à la fréquence de la composante de synchronisation horizontale et à la fréquence du signal intermédiaire, à partir des sorties du compteur (64). Lorsque la fréquence du signal intermédiaire (sur 47) est un multiple de la fréquence de la composante de synchronisation horizontale, par exemple par un facteur de deux, un circuit accouplé au compteur (64) et au circuit de décodage associe certaines impulsions du signal d'horloge à affichage verrouillé avec le début d'intervalles de lignes vidéo dans le signal vidéo.
申请公布号 WO9115081(A1) 申请公布日期 1991.10.03
申请号 WO1991US01995 申请日期 1991.03.25
申请人 THOMSON CONSUMER ELECTRONICS, INC. 发明人 CHRISTOPHER, TODD, J.
分类号 G09G5/12;G09G5/18;H04N3/16;H04N5/04;H04N5/06;H04N5/12;H04N7/01 主分类号 G09G5/12
代理机构 代理人
主权项
地址