FAILURE SIMULATION METHOD FOR LOGICAL CIRCUIT,申请号JP19900016833-传众专利搜索

发明名称	FAILURE SIMULATION METHOD FOR LOGICAL CIRCUIT
摘要
申请公布号	JPH03219369(A)	申请公布日期	1991.09.26
申请号	JP19900016833	申请日期	1990.01.25
申请人	NEC CORP	发明人	YAMAUCHI TAKASHI
分类号	G06F11/25;G06F11/26;G06F17/50	主分类号	G06F11/25
代理机构		代理人
主权项
地址