| 摘要 |
Circuit de chiffrement dont le retard est sensiblement égal à zéro. On peut changer constamment l'algorithme de chiffrement à l'aide de codes et de polynômes programmables afin d'empêcher les éventuels correspondants récepteurs non voulus de décoder les données. On charge un code (101) et un polynôme (102) dans des registres. Le code est ensuite chargé dans un registre à décalage, puis il est décalé dans les portes OU exclusif (106) à une vitesse programmable. L'autre entrée des portes OU exclusif provient du résultat de l'intersection logique (103) d'un signal d'invalidation, du registre de polynôme (102) et du dernier étage du registre à décalage (104). On soumet huits bits des sorties du registre à décalage à une opération OU exclusif à l'aide des données d'entrée à chiffrer. La sortie de ces portes OU exclusif (105) représente les données chiffrées. |
