具有受控梯形转换速度之蛸流排发送器

摘要

一种发送器电路用以在一数位资料处理系统中沿着一汇流排传送一数位资料信号，包含一MOSFET汇流排驱动器电晶体具有一闸极对汲极电容CGD其实质上凌驾于在闸极端之其他电容。汇流排驱动器电晶体由一具有拉上和拉下电晶体之缓冲器电路驱动，经过该拉上和拉下电晶体之电流由电流电源所控制。驱动器电晶体之闸极端接至且由拉上和拉下电晶体间之节点控制。驱动器电晶体之汲极端接至且控制一汇流排线。为了保持在汇流排线上之一信号，拉上电晶体被开启以在由电流电源支配之速率驱动电流进入节点，此增强节点之电压水准。当节点之电压水准抵达驱动器电晶体之临限水准时，驱动器电晶体开始开启，允许汇流排线之电压水准下降。同时，电流自汇流排线经驱动器电晶体之高闸极对汲极电容流入该节点，藉以限制节点之电压水准，且因而电流流经驱动器电晶体。因此，电流在一种部份由汇流排线上之电压水准控制的方式下自汇流排线流经驱动器电晶体。在反相汇流排线上之一信号时，动作亦是类似的，电流经拉下电晶体和驱动器电晶体之闸极对汲极电容流出节点。

主权项

1.一种滙流排疑送器电路,包括:A.一驱动器,包括一N0SFET驱动器电晶体,其具有一很极端用以娘至一滙流排线,一连接至一控制节黜之闸极端及一用以连至一源极电源供给之源极端,此NOSFET驱动器电晶体在及极端及闸极端间有一相当高之电容,实质凌驾在该闻极端之其他电容,因此在汲极端及控制节点间提供回馋路径;及B.一控制缓冲器,包括一切换之拉上装置,其包括一拉上电晶体及一拉上电流电源,及一切换之拉下装置,其包括一拉下电晶体及一拉下电流电源,拄上电晶体及拉下电晶体被连至该控制节点,及该切换之拉上电晶体及拉下电晶体又被连接以接受一数据输入信号,以便向应于此数撼输入信号控制该驱动器之控制节点,经拉上电晶体及拉下电晶体至该控制节点之电流被各自的电流电源控制,以便在一受控方式下开及关驱动器,该回馋路径在控制节点及滙流排间提供一双向电流路径以便往控制节点处选择地控制一信号电压水平,困此控制驱动器猫应数据输入信号开及关之速率。2.如申请专利范围第1项所述之滙流排发送路电路,又包括一驱动器拉下电晶体,其重接至控制节点及被一互补于数据输入信号之拉下控制信号所控制,以便当数撼输入信号转移阶层时使控制节点置于一选定之水平,藉以容易于该驱动器电晶体之迅速关掉。3.如申请专利范围第1项所述之滙流排发送路电路,其中拉上电晶体及拉下电晶体为不同之等电性型。4.如申请专利范围第1项所述之滙流排发送路电路,其中该控制缓冲器,包括:1.切换之拉上装置,包括:a.一拉上电流电源,用以以一控制速率供应电流;b.一选定之导电型拉上电晶体,其具有一汲极端连至拄上电流电源,一源极端连至控制节点,及一闻极端;ii.一切换之拄下装置,包括:a.一拉上电浃电源,用以以一控制速率供应电流:b.一与拉上电晶体不同的等电型拉下电晶体,此拉下电晶体具有一连接至拉上电流电源之汲极端,一连接至控制节点之