| 摘要 |
<P>Un coupleur de bus série, destiné à relier au moins un bus série (3, 4, 5) à un système de traitement d'information (2) ayant une unité centrale (20) et des bus internes (24D, 24A, 24C), comporte un processeur particulier (10) ayant un bus de données (11D), un bus d'adresses (11A) et un bus de contrôle (11C), des circuits de mémoire (12, 14) associés au processeur (10) et comprenant une mémoire de programmes (12) et une mémoire vive (14), au moins un circuit d'interface (17, 18, 19) avec un bus série (3, 4, 5) aboutissant au coupleur, et une mémoire d'échange à double accès (16) reliée d'un côté aux bus (11D, 11A, 11C) du processeur particulier (10) du coupleur et, de l'autre côté, aux bus internes (24D, 24A, 24C) du système de traitement (2).</P>
|
