DEVICE FOR INTERFACING A MAIN PROCESSOR BUS CONNECTED TO A MAIN PROCESSOR TO A PERIPHERAL BUS HAVING A NUMBER OF PERIPHERAL DEVICES CONNECTED THERETO.

摘要

Un dispositif d'interface de bus adapté à l'utilisation dans les systèmes d'acquisition de données informatisées et destiné à relier un bus de processeur central à un bus périphérique annexe. Le fonctionnement des périphériques reliés au bus périphérique annexe peut être commandé soit par le processeur central soit par le dispositif d'interface de bus. Le dispositif permet également aux données regroupées à partir des périphériques du bus annexe d'être stockées dans une mémoire à accès sélectif à double accès afin qu'elles soient transférées, par accès direct à la mémoire, au bus du processeur central.