具有堆叠式电容及埋入式侧向接触之动态随机存取记忆单元

摘要

本发明所述之具体例用来提供动态随机存取记忆(DRAM)单元，结构和制造方法。在第一具体例中，DRAM单元设有一个沟电容器具有第一板成为形成在基体之沟之外表面上的一个扩散部份和第二板具有形成在该沟里面之导电区域。使用电场板隔离结构来形成转移电晶体其中包括有转移电晶体的一个自行对准沟区域。该沟区域稍微的重叠在电容器区域和容许增加误对准容许误差，因此事先将所需之误对准容许误差内建在DRAM单元之布置中。电场板本身被蚀刻成使其具有倾斜之侧壁用来避免导电丝之形成，使其不会形成在积体电路之后续之导电层。二个记忆单元之间之自行对准位元线接触之使用可以促成不需要位元线接触部份和记忆单元之转移电晶体之闸之间之对准容许误差。在本发明之另一具体例中，使用一个平面电容器具有电场板隔离方式包括有一个转移电晶体沟区域可以自行对准该电场板。此种结构可以不需要电容器和电晶体之间之对准容许误差，藉以减小电晶体和电容器之间所需之空间。此外，位元线和二个相邻之转移电晶体之吸极之间之自行对准技术促成可以不需要位元线接触部份和转移电晶体之间的许多对准容许误差。在本发明之另一具体例中，于储存电容器之制造时，记忆单元使用形成在一个沟之里面的二个导电板。容许含有转移电晶体之沟之自行对准之电场板隔离方式之使用可以促成该沟之自行对准和不需要沟区域与源极吸极扩散部之间之对准容许误差。此外，在电场板上之倾斜侧壁用来避免当电场板之后续之沉积导电层时之形成导电丝。转移电晶体和电容器之间之自行对准技术之使用用来消除转移电晶体和储存电容器之间的许多对准容许误差。在二个相邻之转移电晶体之间使用有自行对准位元线接触技术，因此可以消除位元线接触部份和转移电晶体之间的许多对准容许误差。此外，使用２种不同材料之侧壁绝缘技术（可以选择性的互相蚀刻）可以用来提供一种制造时较少损坏之技术用以形成侧壁绝缘层，和当侧壁绝缘层之形成时可以使用闸极绝层来保护其体之表面。

主权项

1.一种用以形成DRAN单元之处理,所包含之步骤上:在一个基体上形成一个沟;在该沟之表面上形成第一绝缘层;在该第一绝缘层上形成第一导电体 ;在该第一导电层上形成第二绝缘层;在该第二绝缘层上形成第二导电层;去除在该基体和该第一导电层之间之该第一绝缘层之一部份用来产生一个洞穴;以导电材料填入该洞穴;和在邻近该沟之该基体之表面上形成电晶体,该电晶体之一源极/吸极导电式的连接到该导电材料。2.如上述申请专利范围第1项所述之处理,其中该导电式连接到该一源极/吸极之部份之形成方式是 使掺杂剂原子从该第一导电层经由该导电材料进入该基体,藉以在该基体形成一个扩散区域。3.如上述申请专利范围第1项所述之处理,其中该第二导电层导电式的连接到一个参考电位。4.如上述申请专利范围第1项所述之处理,其中该第二绝缘层是 包含有矽二氧化物,矽氮化物和钮氧化物之一组材料之组合或其中之选定的一种。5.如上述申请专利范围第1项所述之处理,其中该第一苯N第二导电层是 包含有多结晶矽,锯和纹之一组材料之组合或其中之选定的一种。