Method and circuit arrangement for the minimization of an a.c. component in the phase detector output signal of a phase locked loop.

摘要

Die Erfindung bezieht sich auf ein Verfahren und auf eine Schaltungsanordnung zur Minimierung eines Wechselanteils eines Phasendetektorausgangssignals eines Phasenregelkreises (2), der aus einem Phasendetektor (4), einem Regler (6) und einem gesteuerten Oszillator (8) besteht. Erfindungsgemäß wird ein dem Phasendetektorausgangssignal (uPD) des eingerasteten Phasenregelkreises (2) bzw. ein dem Eingangssignal (u1) entsprechendes Korrektursignal (ukorr bzw. ukorr') erzeugt, das in Phasenlage und Frequenz fest auf die Grundschwingung des eingerasteten Phasenregelkreises (2) bezogen ist und das fortlaufend vom Phasendetektorausgangssignal (uPD) bzw. vom Eingangssignal (u1) subtrahiert wird. Somit können Dynamik und Glättung des Phasenregelkreises (2) unabhängig voneinander eingestellt werden. <IMAGE>