集成电路隔离工艺

摘要

一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽隔离工艺。在硅基片10上形成图案并蚀刻之，产生有源围壕区18和凹槽(20a-b和21a-b)。使用LOCOS方法在宽凹槽区21内生长场氧化物40，从而用氧化物将凹槽填上，并在窄凹槽区20内沉积上平整的场氧化物44。当将结构进行蚀刻得到一平整的表面后，使用标准步骤制备有源器件，该方法只使用一个光刻掩蔽步骤，使得有源区的宽度损失量极小。

主权项

1、一种在一半导体块的一个表面上制作隔离区的方法，包括： 在所述半导体块的所述表面蚀刻出第一和第二凹槽，每个凹槽具有侧壁和一底部，所述表面在所述第一和第二凹槽之外的一部分限定为一有源区，所述第一凹槽的宽度大于所述第二凹槽的宽度； 在所述有源区之上并沿着所述凹槽的侧壁和底部形成一氧化掩膜； 在所述氧化掩膜上形成一掩蔽层，所述掩蔽层靠近所述第一凹槽中心的一部分比靠近该凹槽侧壁的部分薄； 蚀刻所述掩蔽层，从而除去所述第一凹槽内掩蔽层的较薄的部分，并且在所述第一凹槽内靠近凹槽侧壁处留有部分掩蔽层，而所述第二凹槽的整个宽度上都留有所述掩蔽层， 除去所述氧化掩膜位于所述第一凹槽底部未被所述掩蔽层靠近凹槽侧壁的残留部分所覆盖的部位的一部分； 除去所述掩蔽层的残留部分； 将所述第一凹槽底部位于除去氧化屏障层的部位的部分氧化，以在该处形成一第一氧化层； 在所述氧化步骤之后，在所述有源区上和所述第一和第二凹槽中淀积一第二氧化层；和 蚀刻所述有源区上的第二氧化层。