主权项 |
1﹒一种半导体记忆装置,系具备有,由1个电晶体与1个电容器构成之记忆格,接在第1读出放大器之第1位元线,接在第2读出放大器,邻接第1位元线之第2位元线,接在第1读出放大器,邻接第2位元线之第3位元线,接在第2读出放大器,邻接第3位元线之第4位元线,以及,存在于上述第1位元线与上述第2位元线间,形成在上述第1至第4位元线方向之导电组层之动态型记忆装置,其特征为,上述导电体层在上述第1位元线与第4位元线间之领域内至少弯折1次以上,并配置在上述第1位元线与上述第2位元线之大致中线上,及上述第3位元线与上述第4位元线之大致中线上,藉此将上述导电体层与第1至第4之位元线各线间之杂散电容设定为大致等値。2﹒如申请专利范围第1项所述之半导体记忆装置,其特征为,上述第1及第2读出放大器,系仅配置在位元线之一侧,或次着位元线分别配置在相反侧。图示简单说明第1图系习知电连接器之导体与其固定构件插合状态之示意图;第2图系习知转换连接器之部份分解立体图;第3图系本创作之电连接器之分解立体图;第4图系本创作之电连接器之导体与其固定构件结合之状态立体图;第5图系凹型沟槽与V型沟槽之固持状态比较示意图;第5A图系凹型沟槽之固持状态示意图;第5B图系V型沟槽之固持状态示意图;第6图系系本创作之电连接器之剖视图;第7图系本创作之电连接器之导体与固定构件组合之实施例。 |