发明名称 半导体器件及其制造方法
摘要 一种在半导体基片中形成沟槽制作叠层-沟槽并合型电容的方法。一层作第一电极用的导电层,一层介电膜以及作第二电极用的另一层导电层,依次连续地淀积在沟槽内。然后,蚀刻两层导电层和介于其间的介电膜,以形成电容图形。沿电容图形的侧壁形成一绝缘层,再在整个结构上形成一层第三导电层。
申请公布号 CN1052006A 申请公布日期 1991.06.05
申请号 CN90104393.1 申请日期 1990.05.25
申请人 三星电子株式会社 发明人 金晟泰;崔寿汉
分类号 H01L27/108;H01L29/00;H01L21/02;H01G4/40 主分类号 H01L27/108
代理机构 中国专利代理有限公司 代理人 肖掬昌;肖春京
主权项 1、一种半导体器件,其特征在于该器件包括: 在第一导电类型半导体基片上,为限定有源区而选择形成的场氧化膜; 在上述有源区上加以电绝缘的栅电极; 在上述栅电极两侧的半导体基片表面所形成的源区和漏区; 为与邻接的存储单元的栅电极相连接,在上述场氧化膜所限定的部位形成的第一导电层; 在上述源区内的半导体基片中形成的沟槽; 使上述栅电极与第一导电层相绝缘的第一绝缘层; 其中心部位涂敷在上述沟槽内侧,其边缘部位配置于上述栅电极和第一导电层上的第一绝缘层之上的第二导电层; 在上述第二导电层上形成的介电膜; 在上述介电膜上形成的第三导电层; 沿上述第二导电层、介电膜及第三导电层的侧壁形成的第二绝缘层; 形成覆盖着上述第三导电层及第二绝缘层的第四导电层。
地址 南朝鲜京畿道水原市