错误校正电路

摘要

根据本发明，时序电路由里德-所罗门码时序电路和循环冗余码编码时序电路的并联电路构成，按照运算模式某一方进行工作，只要附加循环冗余码计算所需的最小限度电路，就能通过循环冗余码检测出错误，并且，由于与里德-所罗门码的译码并行执行循环冗余码的计算处理，所以可以得到能以高速进行区段单位校正的错误校正电路，

主权项

1.一种错误校正电路，具有下述电路：存储数据系列的缓冲存储器，该数据系列是将以校正数据错误的里德-所罗门码为外部代码并以检测上述数据错误的循环冗余码为内部代码的系列多个交错起来而构成的；解开上述数据系列交错用的接口；校正用的伽罗瓦域运算电路，该运算电路由上述里德-所罗门码的校验子进行伽罗门域上的四则运算，同时由错误位置求出错误数值；里德-所罗门码时序电路，该时序电路由上述数据计算上述校验子，同时由上述四则运算的结果通过循环检索求出错误位置；进行上述循环冗余码的编码计算的循环冗余码编码时序电路；控制上述接口、上述伽罗瓦域运算电路、上述里德-所罗门码时序电路和上述循环冗余码编码时序电路的控制电路，其特征是：时序电路是由上述里德-所罗门码时序电路和上述循环冗余码编码时序电路的并联电路构成的，同时。按照上述控制电路输出的控制信号，在上述里德-所罗门码时序电路工作时，上述循环冗余码编码时序电路不工作，在上述循环冗余码编码时序电路工作时，上述里德-所罗门码时序电路不工作。