Delay circuit with integrated insulated-layer field-effect transistor for digital signals, and application of the same to colour television receivers.

摘要

Zur äquidistant stufenweisen Einstellung von Verzögerungszeiten ist eine Inverterkette vorgesehen, die ausschließlich aus einer geraden Anzahl (2n) von statischen Invertern identischer Topologie besteht. Die Ausgänge der geradzahligen Inverter (2, 4...2n) sind über einen Einsaus-n-Auswahlschalter (AW) mit dem Signalausgang (A) verbunden. Während geeigneter Frequenzmeßzeiten (tm) ist eine ungerade Anzahl von Invertern durch Eingangs-Ausgangs-Kopplung zu einem Ring geschaltet und eine digitale Meßanordnung bestimmt aus der Frequenz der Selbsterregungsschwingung des Rings die Verzögerungszeit des ringgeschalteten Teils. Das Ausgangssignai der Meßanordnung steuert nach Digital-Analog-Wandlung die Gates der Lasttransistoren (L) der Inverter an, oder der Ausgang der Meßanordnung liegt bei konstanter Gatespannung (Ug) der Lasttransistoren (L) am einen Parallel-Eingang einer digitalen Rechenschaltung (RS), deren zweitem Parallel-Eingang der digitale Sollwert der Gesamtverzögerungszeit der Inverterkette (IK) zugeführt ist und deren Parallel-Ausgang mit dem Parallel-Eingang des Auswahlschalters (AW) verbunden ist. Bei Verwendung der Verzögerungsschaltung in Farbfernsehempfängern besteht das zu verzögernde Signal beispielsweise aus von den gesendeten Horizontal-Synchronimpulsen abgeleiteten Impulsen. Die Frequenzmeßzeit (tm) fällt dabei in die Bildrücklaufperiode, und das Taktsignal (F) hat die vierfache Farbhilfsträgerfrequenz.