| 摘要 |
<P>Un démultiplexeur possède un circuit principal (8-1, 8-2A, 8-2B, 8-3A,... 8-3D, 9-1, 9-2A, 9-2B, 9-3A,... 9-3D) que l'on obtient en connectant plusieurs démultiplexeurs 1: 2, servant chacun à répartir un signal multiplexé par division dans le temps en deux parties, de manière à former un montage en arbre, et un diviseur de fréquence d'horloge (7) servant à diviser en fréquence un signal d'horloge d'entrée afin de produire des signaux divisés en fréquence devant être fournis aux démultiplexeurs 1: 2 des étages respectifs du montage en arbre. Le démultiplexeur possède plusieurs circuits d'inversion (16-1,... 16-3) permettant d'inverser de manière arbitraire les signaux d'horloge divisés en fréquence qui sont fournis par le diviseur de fréquence d'horloge (7) aux étages respectifs du circuit principal, en unités d'étages.</P>
|
