| 摘要 |
Un synthétiseur fractionnaire (N) comportant une boucle à verrouillage de phase, comprend: un oscillateur (4) commandé en tension produisant un signal de sortie de boucle, ledit signal de sortie étant couplé par l'intermédiaire d'un diviseur variable (N) (6), à une première entrée d'un détecteur (8) de phases ou de fréquences; une source de fréquences de référence couplée à une seconde entrée dudit détecteur (8) de phases ou de fréquences, ce dernier produisant au niveau d'une sortie un signal de commande, en fonction d'une comparaison entre les signaux appliqués aux première et seconde entrées, destiné à être appliqué à une entrée de commande dudit oscillateur (4) commandé en tension; ainsi qu'un moyen déterminant le rapport de division (N) dudit diviseur variable (6), en réponse à un mot contenant des données de fréquences, comprenant un moyen interpolateur (50) destiné à varier périodiquement au moins le bit le moins significatif (LSB) du mot contenant des données de fréquences, ledit moyen interpolateur (50) comprenant une entrée recevant ledit LSB, un moyen de combinaison (70, 80) destiné à comparer ledit LSB avec un signal de rétroaction, ainsi qu'un circuit quantificateur (72, 84) et un circuit de filtrage (74, 82) assurant une fonction de temporisation ou d'intégration prédéterminée, ledit circuit étant couplé audit moyen de combinaison (70, 80) afin de fournir ledit signal de rétroaction ainsi qu'un signal d'établissement de rapport audit diviseur variable (6). |
