| 发明名称 |
VDMOS/LOGIC INTEGRATED CIRCUIT WITH VERTICAL DEPLETION MOS TRANSISTOR AND ZENER DIODE |
| 摘要 |
|
| 申请公布号 |
JPH0357267(A) |
申请公布日期 |
1991.03.12 |
| 申请号 |
JP19900187330 |
申请日期 |
1990.07.17 |
| 申请人 |
SGS THOMSON MICROELECTRON SA |
发明人 |
BERUNAARU BANKARU |
| 分类号 |
H01L21/8234;H01L27/02;H01L27/06;H01L27/088;H01L29/06;H01L29/78 |
主分类号 |
H01L21/8234 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
