| 主权项 |
1﹒一种单向临限跨越感测器,包含:一输入节点;一第一中间节点;一输出节点;一第一临限激发逻辑开关,接于输入节点与第一中间节点,以在施于输入节点之输入信号超越一第一临限位准时,驱动第一中间节点成一第一逻辑状态;一第一驱动无效开关,操作性接于第一临限激发逻辑开关,以使第一临限激发逻辑开关无法驱动第一中间节点成第一逻辑状态;及一逻辑控制装置,接至第一中间节点与第一驱动无效开关,以选择性操作第一驱动无效开关,使第一临限激发逻辑开关无法驱动第一中间节点成第一逻辑状态,该逻辑控制装置于输出节点产生一逻辑输出信号,其与第一中间节点之逻辑状态功能相关。2﹒申请专利范围第1项之单向临限跨越感测器,另包含:一第二中间节点;及一第二临限激发逻辑开关,接至输入节点与第二中间节点,以在输入信号超越一第二临限位准时,驱动第二中间节点成一第二逻辑状态;其中之逻辑控制装置接至第二中间节点,并回应第二中间节点之逻辑状态。3﹒如申请专利范围第2项之单向临限跨越感测器,另包含;临限决定装置,以相互独立设定第一与第二临限触发逻辑开关之第一与第二临限位准。4﹒如申请专利范围第3项之单向临限跨越感测器,其中:第一与第二临限激发逻辑开关包括各自之第一与第二场效电晶体(FET),以驱动第一与第二中间节点成第一与第二状态,而临限决定装置包括中性点偏压装置,以供给各自之第一与第二中性点偏压电流至第一与第二FET。5﹒如申请专利范围第4项之单向临限跨越感测器,其中:临限决定装置包括第三与第四FET;其分别大致为第一与第二FET之映像复制,并包括一闸电压设定装置,以供给各自之第一与第二临限设定电压至第三与第四FET之闸极。6﹒如申请专利范围第5项之单向临限跨越感测器,其中之闸电压设穴装置包括一分压器,接至一准确性参考电压。7﹒如申请专利范围第2项之单向临限跨越感测器,其中:第一与第二临限激发逻辑开关包括各自之第一与第二反相器,驱动性的接到第一与第二中间节点,且逻辑控制置包括一反或(NOR)闸,其回应第一与第二中间节点之逻辑状态。8﹒一种单向电报性感测电路,以感测输入信抗之以一预定方向跨越过一预定位准,包含:一输入节点,以接受所供给之输入信号;第一与第二中间节点;一输出节点;一低临限位准激发变换装置,回应于输入节点所供给输入信号之位准并驱动式接至第一中间节点,以回应输入信号跨越一选定低临限位准,使第一中间节点于一逻辑低状态与一逻辑高状态之间变换;一高临限位准激发变换装置,回应于输入节点之输入信号位准并驱动式接至第二中间节点,以回应输入信号跨越一选定高临限位准,使第二中间节点于逻辑低状态与高状态间变换;一逻辑综合装置,回应第一与第二中间节点之逻辑状态并驱动式接至输出节点,以逻辑性综合各中间节点之逻辑状态,而于输出节点产生一功能相关之输出状态;及一无效装置,回应输出节点之输出状态,以选择性使至少一变换装置在输出状态变换成一预设逻辑状态后,无法将其各自之中间节点从低与高之第一逻辑状态驱动至第二状态,使得至少低与高临限激发变换装置之一者无法回应输入信号之跨越该低与高临限位准之相对者,而改变其各自中间节点之逻辑状态。9﹒一种史密特触发电路,包含:一输出节点,以接受一输入信号;第一与第二中间节点;一输出节点;一第一反相器,具有一输入端接至输入节点,及一输出端接至第一中间节点,第一反相器系适宜在输入信抗大于一低临限位准时,驱动第一中间节点成一逻辑低状态,且在输入信号小于该低临限位准时,驱动第一中间节点成一逻辑高状态;一第二反相器,具有一输入端接至输出节点,及一输出端接至第二中间节点,第二反相器系适宜在输入信号大于一高临限位准时,驱动第二中间节点或逻辑低状态,且在输入电压小于该临限位准时,驱动第二中间节点成一逻辑高状态;一反或(NOR)闸,具有输入端接至第一与第二中间节点,与一输出端接至输出节点;及一驱动无效开关,接至第二反相器,并回应于NOR闸之输出,此驱动无效开关系适宜使第二反相器在NOR闸之输出为逻辑高状态时,无法驱动第二中间节点成逻辑高状态。10﹒如申请专利范围第9项之史密特触发器,另包含:第一与第二偏压装置,以独立供给各自之第一与第二中性点偏巫压电流至第一与第二反相器,从而建立低与高临限位准。11﹒如申请专利范围第10项之史密特触发器,其中第一反相器具有一第一电流支部,以由之传导第一中性点偏压电流,第二反相器具有一第二电流支部,以由乎传导第二中性点偏压电流。 |
