静止式无功功率自动补偿中星形-三角形转换装置

摘要

本发明提供了一种电力系统无功功率自动补偿装置中，用于不对称负荷、补偿电容是Δ接线的Y—Δ转换装置。利用这种Y—Δ转换装置，可以做到在补偿电容为Δ接线的情况下，在负载不对称时，达到分相补偿的效果，这就满足了负荷性质不对称，且补偿电容是Δ接法时提高各相功率因数的实际需要，使“静止式无功功率自动补偿方法”的发明得到更充分而广泛的应用。

主权项

1、一种静止式无功功率自动补偿中Y-△转换装置，其特征在于： (1)由三个无功电流锁存器LQa、LQb、LQc的输出Q_k-1，Q_k-2，……Q₂，Q₁和Q₀依次分别接到电平降低转换电路BF₁，BF₂，……BF_k，BF_k+1，……BF_2k，BF_2k+1……BF_3k的输入端把锁存器电平降低到可擦除编程只读存贮器EP允许的电平； (2)LQa、LQb和LQc的时钟端又依次接到电平降低转换电路BF_ka、BF_kb和BF_kc的输入端； (3)BF₁～BF_k、BF_k+1～BF_2k、BF_2k+1～BF_3k的输出依次接到三状态门电路TS₁～TS_3k的输入端，TS_3k+1～TS_6k的输入端依次分别接到TS₁～TS_3k的输入端，TS_6k+1～TS_9k的输入端依次分别接到TS₁～TS_3k的输入端，其目的是构成三种不同的地址码序列对EP寻址；BF_ka、BF_kb和BF_kc的输出端分别接到下降沿触发单稳态ALPHA、BETA和GAMMA的A输入端，使ALPHA或BETA或GAMMA在相应的无功电流峰值锁存器更新锁存值后发出定时脉冲对EP发生寻址行为；ALPHA、BETA和GAMMA的电源是较低电压正电源与EP电源电压相同，一般是+15V，上述三个单稳态的输出分别接到三输入与非门NDT₁的三个输入端；NDT₁的输出接到NDT₂的输入；ALPHA的输出还与TS₁～TS_3k的3k个控制极相联，BETA的输出还与TS_6k+1～TS_9k的3k个控制极相联，GAMMA的输出还与TS_3k+1～TS_6k的3K个控制极相联；GAMMA的输出还与TS_3k+1～TS[6k]的3k个控制极相连； (4)有一个可擦除编程只读存贮器EP，EP有3k条地址线，也就是2^3k个存贮单元，地址线编号自高位到低位依次计作A_3k、A_3k-1……A_2k+1，A_2k……A_k+1，A_k，A_k-1……A₂和A₁，每存贮单元存贮长度为kbit，3k条地址线与三状态门电路输出这样联结： (A)在ALPHA定时脉冲长度中TS₁～TS_k有效，地址线A_3k、A_3k-1……A_2k+1依次通过TS₁～TS_k与LQ_a的k个输出自高位向低位Q_K-1、Q_K-2……Q₁和Q₀相联； (B)在BETA定时脉冲长度中TS_6k+1～TS_9k有效，地址线A_3K、A_3K-1……A_2k+1依次通过TS_2K＋1～TS_5K与LQ_b的K个输出自高位向低位Q_K-1、Q_K-2……Q₁和Q₀相联；地址线A_2K、A_2K-1……A_K+1依次通过TS_5K＋1～TS_9K与LQ_c的K个输出自高位向低位Q_K-1、Q_K-2……Q₁和Q₀相联；地址线A_K、A_K-1……依次通过TS_6K+1～TS_7K与LQ_a的K个输出自高位向低位Q_k-1、Q_K-2……Q₁和Q₀相联； (C)在GAMMA定时脉冲长度中TS_3K+1～TS_6K有效，地址线A_3K、A_3K-1……A_2K-依次通过TS_5K+1～TS_6K与LQ_c的K个输出自高位向低位Q_K-1、Q_K-2……Q₁和Q₀相联；地圵线A_2K、A_2K-1……A_K+1依次通过TS_3K+1～TS_4K与LQ_a的K个输出自高位向低位Q_K-1、Q_K-2……Q₁和Q₀相联；地址线A_K、A_K-1……A₁依次通过TS_4K+1～TS_5K与LQ_b的K个输出自高位低位Q_K-1、Q_K-2……Q₁和Q₀相联； EP的选自使能控制端 CE和输出使能控制端 CE都接在NDT₂的输出，保证寻址行业发生时EP输出内存数据； EP的定入控制端 PGM接正源禁止写片误采作破坏EP的内存；EP的输出Q_K-1、Q_K-2……Q₁和Q₀依次分别接到电平升高转换电路LP₁的K个输入端，使LP₁的相应K个输出电平升高到LQ_ab、LQ_bc和LQ_CA及其后触发电路规定电平；LP₁的K个输出依次分别接到锁存器LQ_ab、LQ_bc和LQ_ca的K个并行输入端是D_K-1、D_K-2……D₁和D₀以便把转换后的数据分别锁存到LQ_ab、LQ_bc和LQ_ca； (5)与非门NDT₂的输出还接到下降沿触发单稳态DETA的B输入端； (6)DETA的输出同时接到三个双输入或门ORT_ab、OR_bc和ORT_ca的一个输入；ORT_ab、ORT_bc和ORT_ca的另一个输入，依次分别接ALPHA、BETA和GAMMA的输出；ORT_ab、ORT_bc和ORT_ca的输出依次分别接到电平升高转换电路LP₂的输入，LP₂相应的三个输出依次分别接到锁存器LQ_ab、LQ_bc和LQ_ca的时钟控制端；DETA定时脉冲长度为ALPHA定时脉冲长度的一半(ALPHA、BETA和GAMMA的定时脉冲长度相同)保证寻圵读出的数据在EP选片和输出能控制有效时区中被锁存； (7)LQ_ab、LQ_bc和LQ_ca各别K个输出分别是A、B相、BC相和CA相各别K路补偿电容无触点开关的选择触发使能输入。