NVRAM WITH INTEGRATED SRAM AND NV CIRCUIT

摘要

Une cellule de mémoire vive rémanente (NVRAM) (10) compacte utilise une paire de dispositifs de tension de seuil programmables (40b, 42b), par exemple des transistors MNOS, SNOS, SONOS ou à gates flottants. On détermine les niveaux de tension de seuil dans lesdits transistors en fonction des niveaux de signaux de données présents sur les noeuds de données (DT, DC) d'une bascule (12), lorsque les données non rémanentes sont emmagasinées dans lesdits dispositifs programmables. Lors du rappel des données non rémanentes emmagasinées vers les noeuds de données de la bascule, les dispositifs programmables (40b, 42b) conduisent de façon active du courant vers lesdits noeuds (DT, DC) de manière à mettre la bascule (12) dans le même état que celui qui existait lors de l'emmagasinage des données. De l'énergie est envoyée à la bascule indépendamment de l'énergie envoyée aux dispositifs programmables. Un seul conducteur en polysilicium (28) crée des gates de transistors (40c, 42c) reliant les dispositifs programmables (40b, 42b) aux noeuds de données (DT, DC) et aux gates (20, 22) des transistors de la bascule (16, 18). Un dispositif de charge (24, 26) par noeud de données est intégré dans le conducteur unique en polysilicium (28). On obtient un potentiel dynamique de blocage de programme dans chaque dispositif programmable (40b, 42b), lors de l'emmagasinage, en appliquant une série d'impulsions de signaux de programmation.