使用地址位移机制以增加所支持的高速缓冲存储器容量的微计算机系统

摘要

高速缓冲存储器控制器所支持的高速缓冲存储器容量可以通过位移CPU地址输出端与高速缓冲存储器控制器的地址输入端之间的关系及相应地加倍高速缓冲存储器线大小来进行扩充。在某些情况中，附加的逻辑生成一个隐藏的存储器周期以便从存储器中取出等于新线大小的数目的字节而与数据总线的宽度无关。这一隐藏的存储器周期是由一次读未命中与生成一个并非CPU生成的存储器地址的附加逻辑启动的。这一隐藏的存储器周期对CPU及高速缓冲存储器控制器是透明的。

主权项

1、一种多总线微计算机系统包括：用一条CPU本地总线连接在一起的一个CPU与一个高速缓冲存储器子系统，所述高速缓冲存储器子系统包括一个82385高速缓冲存储器控制器与一个高速缓冲存储器，系统总线装置将所述82385连接到一个随机访问存储器及多个可寻址的功能单元；其中：所述CPU有寻址输出端及所述82385有寻址输入端；其特征在于：将某些所述CPU寻址输出端连接到所述82385的某些所述寻址输入端的装置，使得CPU寻址输出端不连接到对应的82385寻址输入端上。