发明名称 在有仲裁的80386/82385微机系统运行中80386对系统总线的抢用
摘要 一种多总线微计算机系统包括一个高速缓冲子系统和一个仲裁管理器。CPU上附有一个PREKMPT(抢用)信号源,该信号源在CPU周期超过一规定时间宽度时产生一个抢用信号。该抢用信号对任一已占用总线的装置产生影响,开始有规则地结束这总线的占用。当装置发出它占用总线结束的信号时,仲裁管理器就改变ARB/GRANT(仲裁/授予)号线的状态,在处于仲裁状态期间每个装置(除CPU外)为下个授予状态期间总线的占用在仲裁机制内进行协调。
申请公布号 CN1010808B 申请公布日期 1990.12.12
申请号 CN89102626.6 申请日期 1989.04.25
申请人 国际商业机器公司 发明人 帕特里克·莫里斯·布兰德;马克·爱德华·迪安;菲利普·厄纳·米林
分类号 G06F13/42 主分类号 G06F13/42
代理机构 中国国际贸易促进委员会专利代理部 代理人 邹光新
主权项 1.一种多总线微计算机系统,包括(1)一个微处理器和一个高速缓冲子系统,由一个局部总线连在一起;(2)一个随机存取存储器,一个仲裁管理器和多个其它功能单元,由系统总线连在一起,所述其它功能单元具有分配的相对优先权值,(3)连接所述CPU局部总线和所述系统总线的装置;(4)与所述仲裁管理相关联的第一逻辑装置,它响应于来自所述其它功能单元的服务请求,终止所述其它功能单元对系统总线的控制及开始仲裁周期并按照正在请求的功能单元的优先权值授权对系统总线的占用;(5)与所述仲裁管理相关联的第二逻辑装置,当至少所述其它功能单元中的一个功能单元要求占用总线时,阻止处理器对系统总线的占用,因此,只有当没有其它功能单元要求占用时,所述处理器才能占用所述总线系统;所述系统其特征在于包括:(6)一种装置,该装置在仲裁所述其它功能单元对系统总线的控制的仲裁周期间,提供处理器对系统总线的占用,所述装置包括:(7)第三逻辑装置,当所述其中一个其它功能单元获得对所述系统总线的控制时该装置响应于请求占所述系统总线的处理器信号,终止一个功能单元对系统总线的所述控制,其后,使所述第一逻辑装
地址 美国纽约州