| 摘要 |
Es soll ein Empfang eines binären Digitalsignals, das auch Phasensprünge aufweisen darf, mit einem angelieferten Takt bewerkstelligt werden, der gegenüber dem Digitalsignal eine beliebige Phasenlage aufweisen und in der Frequenz etwas von der Bitfolgefrequenz des Digitalsignals abweichen kann. Das Digitalsignal (D1) wird in einer Laufzeitkette (2-6) derart verzögert, daß eine Folge von Digitalsignalen (D1-D6) mit gleichen Phasenabständen entsteht aus deren ansteigenden und abfallenden Flanken Impulse (I11-I16) abgeleitet werden. Aus den ansteigenden oder abfallenden Flanken eines Taktes (T) werden Abfrageimpulse (I41) hergeleitet, die mit den Impulsen (I11-I16) - soweit vorhanden - in zugeordneten UND-Gattern (14-19) verknüpft werden. Jedes Ausgangssignal eines dieser schaltet in einem nachfolgenden weiteren UND-Gatter (20-25) das zugehörige Digitalsignal (D1-D6) zu einem ODER-Gatter (26) durch. In einem D-Flipflop (32) wird das Ausgangssignal (Dx) dieses ODER-Gatters (26) mit verzögerten Abfrageimpulsen (I42) abgetastet, derart, daß die Abtastung etwa um ein Viertel Taktperiode nach der wirksamen Flanke dieses Ausgangssignals (Dx) erfolgt. Diese Anordnung kann in ISDN-Breitband-Vermittlungssystemen verwendet werden.
|
