Hybrid phase locked loop.

摘要

Die Erfindung betrifft einen Phasenregelkreis mit einem Phasenvergleicher (PD), einem AD-Wandler (ADC), einem digitalen Schleifenfilter (LF), einem DA-Wandler (DAC) und einem spannungsgesteuerten Oszillator (VCO). Ohne die Anforderungen an die Auflösung des DA-Wandlers zu erhöhen wird der bei einem derartigen hybriden Phasenregelkreis auftretende Phasenjitter dadurch reduziert, daß dem mit einem ersten Takt (TL) getakteten digitalen Schleifenfilter (LF) ein Fraktionierer (FR) nachgeschaltet ist, der einen Hauptwert (HW) und einen Restwert (RW) bildet, wobei dem mit einem zweiten Takt (TA) getakteten DA-Wandler (DAC) die Summe (SW) aus dem Hauptwert (HW) und aus einem vom Restwert (RW) abgeleiteten Korrekturbit (KB) zugeführt wird.