A BUS DATA TRANSMISSION VERIFICATION SYSTEM.

摘要

Plusieurs éléments émetteurs et récepteurs sont couplés entre des bus de lecture et d'écriture. Les chemins de communication qui relient les éléments émetteurs et récepteurs aux bus sont pourvus en série, d'un circuit indicateur de fautes. Chaque circuit indicateur de fautes possède des moyens de porte logique qui comprennent un registre de bits pour chacun des bits d'un byte de données et un bit de parité. Les sorties des registres de bits sont couplées aux circuits de commande d'isolement qui, à leur tour, sont connectés à des circuits de vérification de parité et aux bus pour indiquer les erreurs qui se produisent dans les bytes d'un mot de donnée sans dégrader ou retarder la transmission de données vers ou depuis les bus de lecture et d'écriture.