| 摘要 |
<P>L'invention concerne un montage multiplicateur pour donner les produits d'échantillons A et B en PCM à bits en parallèle, lesquels échantillons ont respectivement des bits d'importance croissante comprenant un LSB et MSB.</P><P>Selon l'invention, le multiplicateur comprend des sources respectives des échantillons A et B, d'un signal impulsionnel de charge et d'un signal d'horloge du système Fc, un moyen 12, 14, 16, 18 répondant au signal de charge pour charger un échantillon B et une horloge du système Fc pour produire un signal de déclenchement; un second moyen 22, 24, 28 répondant au signal impulsionnel de charge pour introduire un échantillon A et au signal d'horloge du système pour produire une séquence d'échantillons correspondants A divisés par deux; un troisième moyen 30 laissant passer les bits de poids fort à l'exclusion du LSB de la séquence d'échantillons correspondant à l'échantillon A divisé par deux; ainsi qu'un montage additionneur 40, lequel donne un produit pondéré de sortie à la présence du signal impulsionnel de charge.</P><P>L'invention s'applique notamment au traitement de signaux numériques.</P>
|
