| 主权项 |
1.一种制造积体电路晶片的方法,包括: 在一基底上形成具有至少一阶梯的开口; 在该阶梯之下的开口内形成一第一导体; 在邻接该第一导体的基底内和该阶梯之下形成一 第一扩散区; 在该阶梯上形成一闸导体; 在邻接该闸导体的基底上形成一第二导体;以及 在邻接该第二导体的基底内形成一第二扩散区。2 .如申请专利范围第1项之方法,其中该开口的形成, 包括: 以光刻法在该基底上形成一闸开口; 在该闸开口内形成第一间隔物; 在该基底内形成一带状开口,利用该第一间隔物来 排列该带状开口; 在该带状开口内形成第二间隔物;以及 在该基底上形成一隔离开口,利用该第二间隔物来 排列该隔离开口。3.如申请专利范围第2项之方法, 尚包括以隔离材料填补该隔离开口,其中在该基底 内形成隔离开口以及以隔离材料填补该隔离开口 的步骤包括形成一第一部份的作用隔离区,该方法 尚包括形成狭长作用区,以形成一第二部份的作用 隔离区。4.如申请专利范围第2项之方法,尚包括移 除该第一间隔物和一部份的第二间隔物,以便在该 开口内形成该阶梯,其中该第二间隔物包括该第一 导体。5.如申请专利范围第2项之方法,其中该闸开 口较该带状开口要宽,且该带状开口较该隔离开口 要宽。6.如申请专利范围第1项之方法,其中该闸导 体内的电压在邻接该阶梯的基底内形成一传导区, 该传导区电连接该第一导体和该第二导体。7.如 申请专利范围第1项之方法,其中该开口在一深沟 渠电容上形成,该第一导体平分该深沟渠电容的平 面。8.如申请专利范围第1项之方法,其中该积体电 路装置包括一部份垂直电晶体,该第一导体包括一 源极区,且该第二导体包括一汲极区。9.一种制造 积体电路装置的方法,包括: 在一基底上形成一储存装置; 以光刻法在该储存装置上的基底内形成一闸开口; 在该闸开口内形成第一间隔物; 在该基底内形成一带状开口,利用该第一间隔物来 排列该带状开口; 在该带状开口内形成第二间隔物; 在该基底内形成一隔离开口,利用该第二间隔物来 排列该隔离开口; 以隔离材料填补该隔离开口; 移除该第一间隔物和一部份的第二间隔物,以便在 该闸开口内形成一阶梯,其中该第二间隔物包括至 少一传导带电连接至该储存装置; 在邻接该传导带的基底内形成一第一扩散区; 在该基底和阶梯上形成一闸绝缘层; 在该阶梯之上的一部份闸绝缘层上形成一闸导体; 在邻接该闸导体的基底内形成一第二扩散区;以及 在该扩散区上形成一接点并与该闸导体隔离, 其中该闸导体内的电压,在邻接该阶梯的基底内形 成一传导区,该传导区电连接该带状区和该接点。 10.如申请专利范围第9项之方法,其中在该基底内 形成该隔离开口以及以隔离材料填补该隔离开口 的步骤包括形成一第一部份的作用隔离区,该方法 尚包括形成狭长作用区,以形成一第二部份的作用 隔离区。11.如申请专利范围第9项之方法,其中该 储存装置的形成包括形成一深沟渠电容,该带状区 平分该深沟渠电容的平面。12.如申请专利范围第9 项之方法,其中该闸开口较该带状开口要宽,且该 带状开口较该隔离开口要宽。13.如申请专利范围 第9项之方法,其中该积体电路装置包括一部份垂 直电晶体,该带状区包括一源极区,且该接点包括 一汲极区。14.一种积体电路晶片,包括: 一基底; 一在该基底内的开口,该开口具有至少一阶梯; 一在该阶梯之下开口内的第一导体; 一在邻接该第一导体的基底内和该阶梯之下的第 一扩散区; 一在该阶梯上的闸导体; 一在邻接该闸导体的基底上的第二导体;以及 一在邻接该第二导体的基底内的第二扩散区。15. 如申请专利范围第14项之积体电路晶片,其中该开 口包括: 一以光刻法形成的闸开口; 一利用第一间隔物对准该闸开口的带状开口;以及 一利用第二间隔物对准该带状开口的隔离开口。 16.如申请专利范围第15项之积体电路晶片,尚包括 填满该隔离开口的隔离材料,其中该隔离材料包括 一第一部份的作用隔离区,该积体电路晶片尚包括 形成一第二部份作用隔离区的狭长作用区。17.如 申请专利范围第15项之积体电路晶片,其中该第一 间隔物和一部份的第二间隔物系移除以便在该开 口内形成该阶梯,其中该第二间隔物包括该第一导 体。18.如申请专利范围第15项之积体电路晶片,其 中该闸开口较该带状开口要宽,且该带状开口较该 隔离开口要宽。19.如申请专利范围第14项之积体 电路晶片,其中该闸导体内的电压在邻接该阶梯的 基底内形成一传导区,该传导区电连接该第一导体 和该第二导体。20.如申请专利范围第14项之积体 电路晶片,其中该开口在一深沟渠电容上形成,该 第一导体平分该深沟渠电容的平面。21.如申请专 利范围第14项之积体电路晶片,其中该第一导体包 括一源极区,该第二导体包括一汲极区,且该积体 电路晶片包括一部份垂直电晶体。图式简单说明: 图1为根据本发明的部份完成垂直电晶体之简图; 图2为根据本发明的部份完成垂直电晶体之简图; 图3为根据本发明的部份完成垂直电晶体之简图; 图4为根据本发明的部份完成垂直电晶体之简图; 图5为根据本发明的部份完成垂直电晶体之简图; 图6为根据本发明的部份完成垂直电晶体之简图; 图7为根据本发明的部份完成垂直电晶体之简图; 图8为根据本发明的部份完成垂直电晶体之简图; 图9A和9B分别为根据本发明的部份完成垂直电晶体 之侧面简图和俯视简图; 图10为根据本发明的部份完成垂直电晶体之简图; 以及 图11为说明本发明较佳具体实施例的流程图。 |
