| 主权项 |
1.一种半导体装置,包括: 一半导体基板; 一闸极绝缘膜及一闸极电极,前者形成于半导体基 板之预定区,后者形成于闸极绝缘膜上; 源极与汲极扩散层,形成于半导体基板表面闸极电 极下方之通道区两端;及 一通道扩散层,其导电型式与源极与汲极扩散层相 反且杂质浓度较半导体基板高,通道扩散层选择性 地形成于待连接在源极与汲极扩散层的通道区底 部。2.一种半导体装置,包括: 一半导体基板; 一磊晶层,其导电型式与半导体基板相同且杂质浓 度较半导体基板低,该磊晶层形成于半导体基板上 ; 一闸极绝缘膜及一闸极电极,前者形成于磊晶层之 预定区,后者形成于闸极绝缘膜上; 源极与汲极扩散层,在磊晶层表面闸极电极下方之 通道区两端形成;及 一通道扩散层,其导电型式与源极与汲极扩散层相 反且杂质浓度较磊晶层高,通道扩散层选择性地形 成于待连接在源极与汲极扩散层的通道区底部。3 .一种半导体装置,包括: 一半导体基板; 一井层,其导电型式与半导体基板相反,该井层在 半导体基板表面上形成; 一层闸极绝缘膜及一层闸极电极,前者形成于井层 之预定区,后者形成于闸极绝缘膜上; 源极与汲极扩散层,形成于井层表面闸极电极下方 之通道区两端;及 一层通道扩散层,其导电型式与源极与汲极扩散层 相反且杂质浓度较井层高,通道扩散层选择性地形 成于待连接在源极与汲极扩散层的通道区底部。4 .一种半导体装置,包括: 一半导体基板,具有第一导电型式; 一井层,具有第二导电型式,该井层选择性地在半 导体基板表面上形成; 一第一闸极绝缘膜及一第一闸极电极,前者形成于 半导体基板之预定区,后者形成于第一闸极绝缘膜 上; 第一源极与汲极扩散层,具有第一导电型式,在半 导体基板表面第一闸极电极下方之通道区两端形 成; 第二源极与汲极扩散层,具有第二导电型式,在井 层表面第二闸极电极下方之通道区两端形成; 一第一通道扩散层,具有第二导电型式,杂质浓度 较半导体基板高,第一通道扩散层选择性地形成于 待连接于第一源极与汲极扩散层的通道区底部;及 一第二通道扩散层,具有第一导电型式,杂质浓度 较井层高,第二通道扩散层在第二源极与汲极扩散 层间之整个区域内形成,以便在通道区底部连接第 二源极与汲极扩散层。5.一种半导体装置,包括: 一半导体基板,具有第一导电型式; 一井层,具有第二导电型式,该井层选择性地在半 导体基板表面上形成; 一第一闸极绝缘膜及一第一闸极电极,前者形成于 半导体基板之预定区,后者形成于第一闸极绝缘膜 上; 一第二闸极绝缘膜及一第二闸极电极,前者形成于 井层之预定区,后者形成于第二闸极绝缘膜上; 第一源极与汲极扩散层,具有第一导电型式,在半 导体基板表面第一闸极电极下方之通道区两端形 成; 第二源极与汲极扩散层,具有第二导电型式,在井 层表面第二闸极电极下方之通道区两端形成; 一第一通道扩散层,具有第二导电型式,杂质浓度 较半导体基板高,第一通道扩散层选择性地形成于 待连接于第一源极与汲极扩散层的通道区底部;及 一第二通道扩散层,具有第一导电型式,杂质浓度 较井层高,第二通道扩散层选择性地形成于待连接 于第二源极与汲极扩散层的通道区底部。6.一种 半导体装置的制造方法,包括下列步骤: 在构成一通道的一区域之底部上,形成杂质浓度较 半导体基板为高的一层通道扩散层,该通道扩散层 之形成是藉由在第一导电型式之半导体基板上预 定形成源极扩散层的区域与预定形成汲极扩散层 的区域间选择性离子植入第一导电型式之杂质的 方式为之; 随后,于通道扩散层上方之半导体基板上形成闸极 绝缘膜,更于闸极绝缘膜上形成闸极电极;及 离子植入第二导电型式之杂质,俾于半导体基板表 面上夹隔着闸极电极形成源极扩散层与汲极扩散 层。7.一种半导体装置的制造方法,包括下列步骤: 在第一导电型式之半导体基板表面上离子植入第 二导电型式之杂质,以形成一井层; 在构成一通道的一区域之底部上,形成杂质浓度较 井层为高的一层通道扩散层,该通道扩散层之形成 是藉由在预定形成井层之源极扩散层的区域与预 定形成汲极扩散层的区域间选择性离子植入第二 导电型式之杂质的方式为之; 随后形成闸极绝缘膜与闸极电极,前者形成于通道 扩散层上方之井层上,后者形成于闸极绝缘膜上; 及 在井层表面闸极电极的两端离子植入第一导电型 式之杂质,而形成源极扩散层与汲极扩散层。8.一 种半导体装置的制造方法,包括下列步骤: 藉由在第一导电型式之半导体基板表面上第一MOS 电晶体形成区内选择性多次离子植入第二导电型 式之杂质,而于构成第一MOS电晶体之一通道之区底 部上的井层整个区域内,形成一井层及一通道扩散 层,该通道扩散层之杂质浓度较该井层为高; 藉由在半导体基板表面上第二MOS电晶体形成区内 之源极扩散层预定形成区域与汲极扩散层预定形 成区域间,选择性离子植入第一导电型式之杂质, 而于构成第二MOS电晶体之一通道的一区域底部形 成一层通道扩散层,其杂质浓度较半导体基板为高 ; 随后,在半导体基板上构成第一MOS电晶体通道区与 第二MOS电晶体通道区之井层上,分别形成第一MOS电 晶体及第二MOS电晶体之闸极绝缘膜,并于闸极绝缘 膜上形成闸极电极; 在井层表面夹隔着第一MOS电晶体之闸极电极的位 置,离子植入第一导电型式之杂质以形成第一MOS电 晶体之源极扩散层与汲极扩散层;及 在井层表面夹隔着第二MOS电晶体之闸极电极的位 置,离子植入第二导电型式之杂质以形成第二MOS电 晶体之源极扩散层与汲极扩散层。9.根据申请专 利范围第7项之半导体装置的制造方法,包括下列 步骤: 藉由在第一导电型式之半导体基板表面上选择性 地离子植入第二导电型式之杂质,而形成一井层; 藉由在井层之源极扩散层的预定形成区与汲极扩 散层的预定形成区之间,选择性离子植入第二导电 型式之杂质,而于构成一通道的区域之底部,形成 杂质浓度较井层为高的一通道扩散层; 随后,在构成通道的区域之井层上形成一闸极绝缘 膜,并于闸极绝缘膜上形成一闸极电极;且 藉由在井层表面上夹隔着闸极电极的位置,植入第 一导电型式之杂质,而形成源极扩散层与汲极扩散 层。图式简单说明: 图1所示为习用保护电路部分及输入与输出电路之 典型范例电路图; 图2所示为保护电路部分之CMOS反相器之剖面图; 图3A至3D所示依序为习用保护电路部分之制造步骤 剖面图; 图4A至4D所示依序为习用内部电路部分CMOS之制造 步骤剖面图; 图5所示为根据第一实施例半导体装置(保护电路 部分之CMOS反相器)之剖面图; 图6所示为根据本发明第一实施例半导体装置之半 导体装置(内部电路部分之CMOS)剖面图; 图7A至7E所示依序为根据本发明第一实施例保护电 路部分CMOS电晶体之制造步骤剖面图; 图8A至8E所示依序为根据本发明第一实施例内部电 路部分CMOS之制造步骤剖面图; 图9A所示为反相容忍电压特性图,水平轴为nMOS源极 与汲极间的电压,垂直轴为为nMOS源极与汲极间的 电流;图9B与9C所示为根据本发明第一实施例与先 前技术半导体装置之剖面图,其中容忍电压性质已 被量测; 图10所示为根据本发明第二实施例内部电路部分 CMOS之剖面图; 图11A至11D所示依序为根据本发明第二实施例半导 体装置(保护电路部分之CMOS反相器)制造步骤剖面 图; 图12A至12D所示依序为根据本发明第二实施例内部 电路部分CMOS之制造步骤剖面图; 图13所示为根据本发明第三实施例半导体装置(保 护电路部分之CMOS反相器)之剖面图; 图14A至14D所示依序为根据本发明第三实施例保护 电路部分CMOS反相器之制造步骤剖面图;及 图15所示为根据本发明第三实施例在保护电路部 分之nMOS中介于N型汲极扩散层与基板间的接面寄 生电容图,其中水平轴为施加于汲极扩散层与基板 间的反相偏压,垂直轴为接面电容; |
