| 主权项 |
1.一种具有复数个记忆体模组之同步半导体记忆 体装置,包括: 晶片组记忆体控制器,其具有资料选通遮罩功能; 及 第一至第N记忆体模组,其以从晶片组记忆体控制 器输出的时脉信号同步操作, 从而从各个记忆体模组输出的资料系藉由从晶片 组记忆体控制器输出的资料遮罩信号加以遮罩,且 从各个记忆体模组输出的资料之操作系藉由从各 记忆体模组输出的资料选通信号加以控制。2.如 申请专利范围第1项所述之装置,其中该晶片组记 忆体控制器输出控制资料选通信号之操作的资料 选通遮罩信号。3.如申请专利范围第1或2项所述之 装置,其中各个该记忆体模组包括复数个SDRAM。4. 如申请专利范围第3项所述之装置,其中该SDRAM包括 用于接收资料选通遮罩信号的资料选通遮罩信号 针脚。5.如申请专利范围第1或2项所述之装置,其 中各个该记忆体模组包括复数个DDR SDRAM。6.如申 请专利范围第5项所述之装置,其中该DDR SDRAM包括 用于接收资料选通遮罩信号的资料选通遮罩信号 针脚。7.一种具有复数个记忆体模组之同步半导 体记忆体装置,包括: 晶片组记忆体控制器,其具有资料选通遮罩功能; 及 第一至第N记忆体模组,其以从晶片组记忆体控制 器输出的时脉信号同步操作, 从而输入至各个记忆体模组的资料系藉由从晶片 组记忆体控制器输出的资料遮罩信号加以遮罩,且 输入至各个记忆体模组的资料之操作系藉由从各 记忆体模组输出的资料选通信号加以控制。8.如 申请专利范围第7项所述之装置,其中该晶片组记 忆体控制器输出控制资料选通信号之操作的资料 选通遮罩信号。9.如申请专利范围第7或8项所述之 装置,其中各个该记忆体模组包括复数个SDRAM。10. 如申请专利范围第9项所述之装置,其中该SDRAM包括 用于接收资料选通遮罩信号的资料选通遮罩信号 针脚。11.如申请专利范围第7或8项所述之装置,其 中各个该记忆体模组包括复数个DDR SDRAM。12.如申 请专利范围第11项所述之装置,其中该DDR SDRAM包括 用于接收资料选通遮罩信号的资料选通遮罩信号 针脚。13.一种具有复数个记忆体模组之同步半导 体记忆体装置,包括: 第一至第N记忆体模组,具有复数个记忆体装置,及 晶片组记忆体控制器,用于控制第一至第N记忆体 模组之操作,该晶片组记忆体控制器具有资料选通 遮罩功能, 其中第一至第N记忆体模组系以从晶片组记忆体控 制器输出的时脉信号同步操作,其中从各个记忆体 模组输出的资料系藉由从晶片组记忆体控制器输 出的资料遮罩信号加以遮罩,其中从各个记忆体模 组输出的资料之操作系藉由从各个记忆体模组输 出的资料选通信号加以控制,其中晶片组记忆体控 制输出控制资料选通信号之操作的资料选通遮罩 信号,且其中各个记忆体装置包括用于接收资料选 通遮罩信号的资料选通遮罩信号针脚。14.如申请 专利范围第13项所述之装置,其中该各记忆体模组 包括复数个SDRAM。15.如申请专利范围第13项所述之 装置,其中该各记忆体模组包括复数个DDR SDRAM。图 式简单说明: 第一图系显示包括习用记忆体控制器及记忆体模 组的系统之方块图; 第二A图和二B图系用于解释不具有资料选通遮罩 功能之系统之问题的示意图; 第三图系显示根据本发明之具有资料选通遮罩功 能之系统的方块图; 第四图系用于解释输出资料遮罩信号之功能的波 形图; 第五图系用于解释资料选通遮罩信号之功能的波 形图;以及 第六A图和六B图系用于解释根据本发明之晶片组 之结构及其操作的图示。 |
