| 摘要 |
Anordnung zur Verminderung des Latch-up-Effekts bei CMOS-Schaltungen durch Verwendung eines Guard Ring Gn, der ein im Substrat S angeordnetes Wannengebiet W an der Substratoberfläche umgibt. Der Guard Ring wird grabenförmig bis in eine Tiefe von wenigstens 1 µm, mindestens jedoch bis in eine Tiefe, die der Hälfte der Tiefe der Wanne W entspricht, vertieft. Die Oberfläche des Grabens ist dotiert. Der Graben kann entweder mit einem isolierenden Material oder einem elektrisch leitenden Material gefüllt sein. Zwischen Grabenoberfläche und Grabenfüllung kann eine Isolierschicht, z.B. ein Oxid, angeordnet sein.
|
