| 发明名称 | 防止时序违规 | ||
| 摘要 | 一种装置，包括时钟，其适于提供如果未检测到时序违规在第一电平与第二电平之间周期地交替的时钟信号；第一锁存器，其适于被计时为使得当时钟信号处于第一电平时，其使第一信号通过；第二组合逻辑，其适于基于通过第一锁存器的第一信号而输出第二信号；第二锁存器，其适于被计时为使得当时钟信号处于第二电平时其使第二信号通过；检测部件，其适于检测第一信号和第二信号中的至少一个的顺序违规；时间拉伸部件，其适于在检测到时序违规的情况下将时钟拉伸，使得时钟以一定延迟在第一电平与第二电平之间交替。 | ||
| 申请公布号 | CN105794110A | 申请公布日期 | 2016.07.20 |
| 申请号 | CN201480065551.4 | 申请日期 | 2014.10.02 |
| 申请人 | 阿尔托大学基金会;芬兰国家技术研究中心股份公司 | 发明人 | 亚尼·梅基佩;劳里·科斯基宁;马修·特恩奎斯特;马库斯·希恩卡里 |
| 分类号 | H03K5/19(2006.01)I;G06F1/04(2006.01)I;H03K19/003(2006.01)I | 主分类号 | H03K5/19(2006.01)I |
| 代理机构 | 北京品源专利代理有限公司 11332 | 代理人 | 杨生平;王天鹏 |
| 主权项 | 一种装置，包括：时钟，其适于提供时钟信号，其中，如果未检测到时序违规，则该时钟信号以一个周期在第一电平与不同于第一电平的第二电平之间交替；第一锁存器，其适于被计时为使得当时钟信号处于第一电平时其使第一信号通过，并且当时钟处于第二电平时针对第一信号被关闭；第二组合逻辑，其适于基于通过第一锁存器的第一信号而输出第二信号；第二锁存器，其适于被计时为使得当时钟信号处于第二电平时其使第二信号通过，并且当时钟处于第一电平时针对第二信号被关闭；检测部件，其适于检测在时钟信号处于第一电平时的第一锁存器处的第一信号与在时钟信号处于第二电平时的第二锁存器处的第二信号中的至少一个的时序违规；时间拉伸部件，其适于在检测到时序违规的情况下将时钟拉伸，使得时钟与根据所述周期在第一电平与第二电平之间交替的时间相比以一个延迟在第一电平与第二电平之间交替。 | ||
| 地址 | 芬兰埃斯波市 | ||