| 摘要 |
<P>L'invention concerne un appareil de correction de base de temps destiné à des signaux numériques d'entrée contenant des signaux de synchronisation de bloc. Il comporte un générateur de signal d'horloge 1 servant à produire des signaux d'horloge sur la base des signaux numériques d'entrée, une première mémoire FIFO 3 servant respectivement à l'écriture et la lecture des signaux numériques d'entrée sur la base de signaux d'horloge et de signaux d'horloge de référence, en vue de la correction de la phase d'horloge, et une deuxième mémoire FIFO 6 commandée en écriture sur la base du signal de synchronisation de bloc et également commandée en lecture sur la base du signal de synchronisation de bloc de référence, dans le but de corriger la phase du signal de synchronisation de bloc.</P>
|
