| 摘要 |
<P>Circuit intégré de programmation dynamique comprenant un circuit d'interface 204 avec le bus de données et d'adresses 30 d'un dispositif maître 40, ledit circuit d'interface étant relié d'une part à un bus interne 210 d'accès à une mémoire locale 21 contenant une matrice de référence, et d'autre part à un processeur de séquencement 206, à un circuit décodeur d'instructions 207 et de logique de contrôle et à une mémoire de programme 205, le bus interne 210 étant également relié en parallèle à une unité comprenant un processeur de calcul de distance 203, à une unité comprenant un processeur de calcul d'adresse 201, à une unité comprenant un processeur de calcul général 202, caractérisé en ce que le processeur de calcul général 202 est associé à un ensemble de registres de travail 2020 dont le nombre est programmable par un registre GMOD en fonction des besoins de l'équation locale programmable qui permet la détermination du chemin optimal pour arriver en un point i, j, et par conséquent, la reconnaissance d'un mot par rapport à la matrice de référence, et en ce que le processeur de calcul d'adresse 201 comporte un circuit spécialisé 20100, 2010 pour le calcul des adresses physiques du registre 2020 sur lequel le processeur de calculs général 202 effectue les calculs correspondant à l'équation locale.</P>
|
