| 摘要 |
<p>La présente invention concerne un compteur à n cellules de un bit recevant un signal d'horloge (CK0) de fréquence f à compter et un ordre de transfert en lecture (T0). Les p cellules d'ordre inférieur fonctionnent à la fréquence f et les n-p cellules d'ordre supérieur à la fréquence f/2<p>. Les p cellules d'ordre inférieur (51-53) reçoivent directement le signal d'horloge (CK0) à la fréquence f et, quand il y a lieu, l'ordre de transfert (T0) synchronisé sur CK0. Les n-p cellules d'ordre supérieur reçoivent: - comme signal d'horloge à la fréquence f/2<p>, un signal (CK1) retardé au moins de 2 impulsions CK0 et au plus de (2p - 2) impulsions CK0 par rapport au signal de comptage de la cellule de poids le plus élevé parmi les p cellules d'ordre inférieur, et - comme signal de transfert, une impulsion (T1) retardée par rapport à l'ordre de transfert T0 de façon à survenir seulement lors de l'impulsion d'horloge suivante ou en cours qui correspond à une mise à un de toutes les p premières cellules.</p> |
