| 摘要 |
Bei hohen Schaltgeschwindigkeiten können in integrierten Umschaltanordnungen Schaltvorgänge zeitlich unzureichend koordiniert werden. Bei Umschaltungen dadurch entstehende Spikes sollen vermieden werden. Die Umschaltanordnung besteht aus einer Steuerlogik (1), einer Taktüberwachung (2) und einem Taktselektor (3). Die Steuerlogik (1) enthält ein Schieberegister mit Registerzellen (Z1 bis Zn), die abgesehen von der ersten alle gleich sind. Die gleichen weisen ein D-Flipflop (H2 bis Hn) auf, in dem durch Zwischenspeicherung eines Steuersignals (St1 bis Stn-1) ein Vorsteuersignal (St2* bis Stn*) gebildet wird. In der ersten Registerzelle (Z1) entsteht ein Vorsteuersignal (St1*), wenn alle anderen (St2* bis Stn*) fehlen. Die Umschaltung erfolgt in Abhängigkeit von einem Korrektursignal (K) und den Takten an den betroffenen Registerzellen derart, daß zuerst das bisherige Steuersignal abgeschaltet wird, ehe das neue Steuersignal eingeschaltet wird. Im Taktselektor (3) schaltet das aktive Steuersignal den zugeordneten Takt als Daten-Hilfstakt (DHT) durch. Die Taktüberwachung (2) erzeugt ein Startsignal (Sta), wenn fälschlich kein oder gleichzeitig mehrere Steuersignale (aus St1 bis Stn) gebildet wurden. Die Anordnung ist bei der Taktrückgewinnung in Digitalsignal-Multiplexgeräten verwendbar.
|
