METHOD AND APPARATUS FOR MANAGING MULTIPLE LOCK INDICATORS IN A MULTIPROCESSOR COMPUTER SYSTEM.

摘要

Un système ordinateur ayant des processeurs multiples interconnectés par un bus (25) du type à déplacement vers la queue de la file d'attente effectue des opérations exclusives de lecture-modification-écriture en utilisant des bits de verrouillage multiple. Un processeur génère une commande de lecture d'asservissement qui est transmise comme un transfert par le bus (25) vers une mémoire ou un noeud d'entrée/sortie. Des confirmations d'accusé de réception sont transmises par la mémoire et renvoyées au processeur deux cycles de bus après chaque cycle de bus du transfert du processeur. Le transfert du processeur, comprenant une commande de lecture d'asservissement, est stocké dans une queue d'entrée (306) en mémoire et est traité à son tour par la mémoire. Une première commande de lecture d'asservissement sur un emplacement mémoire spécifié entraîne l'établissement d'un bit de verrouillage pour cet emplacement et un premier type de message de réponse incluant le contenu de l'emplacement spécifié à générer par la mémoire et stocké dans une queue de sortie (318). La mémoire obtient l'accès au bus (25) par l'intermédiaire d'un processus d'arbitrage et transmet un message de réponse incluant le contenu de l'emplacement mémoire spécifiée dans la commande de lecture d'asservissement à un moment non spécifié après le début de la commande de lecture d'asservissement. Une commande de lecture d'asservissement ultérieur provenant du processeur et allant au même emplacement mémoire se traduit par un refus d'accès (314) à l'emplacement spécifié et par la génération d'un message de réponse d'un second type par la mémoire qui indique que l'emplacement spécifié est verrouillé.