| 主权项 |
1、366型超长时序控制仪由1.数字钟，时基电路，显示器组成的时钟部分；2.门电路，贮存器RAN组成的一次整定部分；3.计数器，RAM，门电路组成的二次整定部分，共同组成，其特征是：用可产生月、日信号的数字钟(图1，LM<sub>1</sub>)的输出和RAM(图1，RAM<sub>1</sub>)各地址相连，贮存了以天为单位的全年时控信号，用可产生“时”“分”信号的数字钟(图1，LM<sub>3</sub>)的输出，连接了13个与门(即一次输入与门，图1中门21-38)的输入，各与门输出再连接了数块RAM地址线，数块RAM地址线相互并联，存贮了时和分信号。(如图1中RAM<sub>2</sub>RAM<sub>3</sub>)贮存了“天”与“时分”信号的两类RAM(图1中RAM<sub>1</sub>与RAM<img file="881061611_IMG2.GIF" wi="104" he="88" />)的输出线与若干与非门输入一一对应相连(图1与非门54-69)，经这些与非门合成了“天时分”信号后向外分两路输出，A路：直接输出，即直接带动执行机构有关部分(图1中，门54-57)。B路：一次输出，连接方式是一次输出的若干与非门(图1中与非门58-69)的输出端和负或门(图1中加扩器的与非门75)相连，经转换开关(图1Ke<sub>1</sub>)最后与二次整定部分的计数器(图1中I<sub>13</sub>)输入端φ相连，一次整定的时控点脉冲进入计数器(图1中I<sub>56</sub>I<sub>27</sub>)后进行了二次编码，计数器的多位输出连接了二次整定的数块RAM地址线(图1中RAM<sub>4</sub>RAM<sub>5</sub>RAM仍采用了地址线相互并联)和多输入与非门(图1中门84)的输入，二次整定中的RAM采用多路输出，每一路输出接有一个双输入与非门(图1中87-98，即二次输出)二次输出经或门最后与执行机构相连。 二次输出与非门也可以采用直接与驱动电路相连的方式。 同时①从LM<sub>3</sub>“分”的个位取出了信号经波形变换形成电路，输出了“时钟脉冲信号”约束了一次输入所有与门。 也可采用“时钟脉冲信号”连接RAM选片的方法。 ②贮存“分”“时”的RAM贮存器还同时受到“附加编码”读写选择开关K<sub>R23</sub>和正常时序信号，读写选择开关K<sub>R2</sub>K<sub>R3</sub>的控制。 ③从LM<sub>1</sub>的月信号输出了1-12月信号，(即图1中门10-21，数目可减少)译码器输出端加有RC延时电路，该信号三路输出，A路，约束了一次输出各与非门，B路，约束了二次输出各与非门，C路，经τ极短的积分单稳态(图1中72、73、74)电路输到了计数器(图1X<sub>26</sub>I<sub>27</sub>)的清零端(R)，实现对计数器正常运行时的每月清零。 其次用三个与非门组成了串连环形计数器，输出经转换开关(图1中K<sub>C4</sub>)进入了二次整定计数器(图1I<sub>26</sub>I<sub>27</sub>)的输入端，作二次整定时清零的脉冲信号源。 与计数器(图1中I<sub>26</sub>I<sub>27</sub>)输出相连的与非门(图1中84)的输出端连接了τ长的单稳态积分电路(图1中80-83)，积分电路输出端经转换开关连接了二次整定的计数器(图1中I<sub>26</sub>I<sub>27</sub>)清零端(R) |
