| 摘要 |
Interface de données série pour connecter des circuits périphériques qui reçoivent ou transmettent des données audit bus de données. Ladite interface analyse le flux de données passant par le bus de données en fonction de caractéristiques qui permettent de les attribuer au circuit périphérique connecté correspondant. On a prévu à cet effet une mémoire de données (4), un circuit de comparaison (5), un circuit de commande (6), un circuit interne de mise/remise à zéro (7) et une horloge interne (8). L'entrée de la mémoire de données (4) peut être connectée à la ligne de données (9) du bus de données (3) et le circuit de comparaison (5) est agencé à la sortie de la mémoire de données (4), le circuit de commande (6) étant connecté en aval du circuit de comparaison (5). L'entrée du circuit interne de mise/remise à zéro (7) peut être connectée à la ligne de validation (10) et à la ligne horloge (11) du bus de données (3) et des sorties du circuit interne de mise/remise à zéro (7) sont connectées à des entrées de mise/remise à zéro de la mémoire de données (4), du circuit de comparaison (5) et du circuit de commande (6). De plus, l'entrée de l'horloge interne (8) peut être connectée à la ligne de validation (10) et à la ligne horloge (11) du bus de données (3), et la sortie de l'horloge interne (8) est connectée aux entrées horloge de la mémoire de données (4), du circuit de comparaison (5) et du circuit de commande (6). Ladite interface de données série est conçue en particulier pour connecter un circuit périphérique à un bus de données correspondant aux spécifications de Thomson. |
