| 摘要 |
<P>La présente invention concerne un microprocesseur comprenant un bus de données interne de n octets, et fournissant des signaux d'adresse pour un transfert de données à n octets et recevant un signal prêt quand une mémoire externe est prête à transférer des données. Ce microprocesseur comprend : un moyen d'entrée pour recevoir au moins un signal de dimension d'octets BS8, 35; BS16, 34 représentant le nombre d'octets que la mémoire va transférer vers le microprocesseur lors du signal prêt suivant; des moyens de sortie pour fournir un dernier signal BLAST, 29, le transfert de données survenant lors du signal prêt suivant; et des moyens logiques 44 pour produire le dernier signal, ces moyens logiques gardant trace du nombre d'octets de données transférés après que le microprocesseur a fourni les signaux d'adresse et pour détecter périodiquement le signal de dimension d'octets, ces moyens logiques pouvant modifier ledit dernier signal lors de chaque changement détecté du signal de dimension d'octet.</P>
|
