ROM CELL AND ARRAY CONFIGURATION.

摘要

Une structure de mémoire morte programmable effaçable (EPROM) comprend des transistors d'isolation Vss (I1-I4) ayant des portes (G1-G4) sur des lignes de mots (WL1-WL4) partagées par des rangées respectives de cellules EPROM auto-alignées classiques (M1-M12), et ayant des régions de source (S1-S12) et de drain (D1-D12) connectées en séries entre les régions de source des cellules EPROM et la borne Vss de terre. Un transistor d'isolation devient conducteur uniquement lorsqu'une cellule EPROM partageant sa ligne de mots est sélectionné. Durant la programmation un courant de fuite qui serait possible au travers de cellules non sélectionnées partageant la ligne de bit sélectionné est bloqué par le transistor d'isolation Vss. Seule une cellule adjacente non sélectionnée, qui partage une région de source commune avec la cellule sélectionnée, peut fuir. Cette fuite, si elle est supprimée et compensée de manière appropriée, n'affecte pas les cellules non sélectionnées ou sélectionnées pendant la programmation du réseau. La longueur de canal et la tension de pénétration du drain des cellules EPROM peuvent être réduites de manière à obtenir des cellules ROM et EPROM ayant de faibles tensions de seuil, de faibles tensions de programmation de drain, des temps de programmation courts, des faibles capacitances de ligne binaire et de jonction de cellules, et des courants de lecture élevés. Des rangées supplémentaires de transistor d'isolation partagés peuvent être formées en ajoutant des poly (2) lignes supplémentaires en parallèle aux lignes de mots entre des diffusions de source EPROM pour obtenir une isolation de pogrammation plus complète.