发明名称 INTERPOLATION CIRCUIT OF AN ENCODER
摘要 Les données de position de 2M bits sont divisées en données relatives aux M bits de poids faible et en données relatives aux M bits de poids fort. Les données relatives aux M bits de poids faible sont stockées dans une région basse de mémoire (14a) d'une mémoire morte (14), les données relatives aux M bits de poids fort sont stockées dans une région haute de mémoire (14b), le bit le plus significatif des données d'adresse est mis à "0", "1" successivement par une unité de changement d'adresse (15), les données relatives aux M bits de poids faible et aux M bits de poids fort sont extraites de la région basse de mémoire (14a) et de la région haute de mémoire (14b) et sont synthétisées ensemble par une unité de synthèse (17) pour obtenir les données de position de 2M bits.
申请公布号 WO8912798(A1) 申请公布日期 1989.12.28
申请号 WO1989JP00607 申请日期 1989.06.16
申请人 FANUC LTD 发明人 TANIGUCHI, MITSUYUKI
分类号 G01D5/245;G01D5/244;(IPC1-7):G01D5/245;G01D5/36 主分类号 G01D5/245
代理机构 代理人
主权项
地址