处理器

摘要

本处理器的算术/逻辑单元含有一个乘法器，第一数据字A和第二数据字B作为输入数据送入至乘法器。与第一和第二数据字相似，来自数据存贮器的第三数据字c，通过移位数是q的桶形移位器(b1)送入加法器的一个输入，而加法器的其他输入接到乘法器的输出，加法器的输出提供第四数据字D，它被写入到数据存贮器内，借助单个程序指令(pi)，对形成第四数据字D所需的全部数据运动予以定义。

主权项

1、处理器包括一个控制单元(st)，一程序存贮器(pr)、数据存贮器(dr)，以及一个算术/逻辑单元(ALU)(u)，而ALU(u)含有加法器(ad)，乘法器(mp)和移位器件， 它们具有以下特征： 一全乘法器(mp)的第一和第二输入分别从数据存贮器(dr)送入第一数据字A和第二数据字B； 一移位器件是桶形移位器(b1)，它的数据输入从数据存贮器(dr)送入第三数据字C，借助来自程序存贮器(pr)的移位指令(iq)确定它的移位数q，以及 一乘法器(mp)的输出和桶形移位器(b1)输出各自连接到全加器(ad)的一个输入，它的输出作为第四数据字D=AB+c2q写入到数据存贮器(dr)。