| 主权项 |
1﹒一种具有一输入端点及一输出端点之逻辑 缓冲电路,其包含:控制电路器具,连接 至该输入端;输出上牵激励器具,于操作 期间耦合至一供应电压,该激励器具有一 输入耦合至该控制电路,并有一输出耦合 至该输出端点;输出下牵激励器具,于操 作期间耦合至一参考电压,该激励器具有 一输入耦合至该控制电路,并有一输出耦 合至该输出端点;以及于操作间在该输出 端点处产生一斜坡状电流输出以供高至低 及低至高输出位准过渡之器具,该器具含 有第一电流放大器具连接于该控制电路与 参考电压之间,并含有第二电流放大器具 耦合于该控制电路与输出端点之间。 2﹒根据申请专利范围第2项之逻辑缓冲电路 ,其中该控制电路包含一第一双极输出电 晶体,而该输出上牵激励器具则含一双极 输入电晶体及第二双极输出电晶体构成之 第一达林顿放大器,该第一电流放大器具 自该第一双极输出电晶体基极接受一控制 信号,并系耦合于该第一双极输出电晶体 与参考电压之间,第二电流放大器具系耦 合于该达林顿放大器与该输出端点之间, 并自该第一双极输出电晶体集极接受控制 信号,该输出下牵激励器具含一第三双极 输出电晶体,其基极连接至第一双极输出 电晶体之射极,其集极连接至输出端点, 而其射极则连接至该参考电压。 3﹒根据申请专利范围第1项之逻辑缓冲电路 ,其中该第一及第二两电流放大器具仅于 输出位准转换过渡期间操作,前于稳定状 态下则呈静止。 4﹒根据申请专利范围第2项之逻辑缓冲电路 ,其中该第一电流放大器具包括一第二达 林顿式放大器,其共同集极端点耦合至该 第一双极输出电晶体之基极,其输出射极 端点连接至该参考电压及一射极与基极中 间端点,一第二极体连接于第一双极输出 电晶体基极与该第二达林顿放大器基极输 入端点之间,该第二电流放大器具含第二 和第三两二极体,第二二极体具有第一和 第二两端,第一端耦合第一双极输出电晶 体之基极,第三二极体亦具第一和第二两 端,其第一端连接至第二二极体的第二端 ,如此而使第二和第三两个二极体形成同 极串联,该第二端耦合至该双极输入电晶 骿基极及该第一双极输出电晶体之集极, 该第二电流放大器具并含一第三双极电晶 骿及一第四双极电晶体,第三双极电晶体 基极连接至该共同接点而其集极则连接至 该双极输入电晶体之基极,第四隹极电晶 体基极连接至该第三双极电晶体之射极, 其集极连接至该双极输入电晶体之射极, 而其射极则连接至该第二双极输出电晶体 之射极。 5﹒根据申请专利范围第4项之逻辑缓冲电路 ,其中该第一电流放大器另含一第一电容 器,连接于该第二达林顿放大器之基极输 入端与共同集极端两者之间,并含第一电 阻器与第四二极体串联配置,连接于该中 间端点与第二达林顿放大器射极端两者之 间,且以第四二极体具与第二达林顿放大 器基极射极接点相同之极性,而第二电流 放大器另含第二电阻器与第五二极体成串 联之配置,连接于该第三和第四电晶体两 射极之间,且以第五二极体具与第四电晶 体基极射极接点相同之极性,第二电流放 大器并含一第三电阻器,连接于该第三二 极体第二端与双极输入电晶体基极两者之 间。图示简单说明 图1显示一以前技艺逻辑缓冲电路之线路 图;及 图2显示一本发明之逻辑缓冲电路之线路 图。 |
